CLIPPEDIMAGE= JP404099375A

PAT-NO: JP404099375A

DOCUMENT-IDENTIFIER: JP 04099375 A

TITLE: SEMICONDUCTOR MEMORY

PUBN-DATE: March 31, 1992

INVENTOR-INFORMATION:

NAME

YAGOU, YASUYOSHI

ASSIGNEE-INFORMATION:

NAME

MITSUBISHI ELECTRIC CORP

COUNTRY

N/A

APPL-NO: JP02217881

APPL-DATE: August 17, 1990

INT-CL (IPC): H01L027/108; H01L021/3205

US-CL-CURRENT: 257/306

ABSTRACT:

PURPOSE: To rapidly flatten a processed surface by burying a groove formed between word lines with a buried layer made of an insulating film such as a conductive film such as polycrystalline silicon, oxide film, etc., to be formed.

CONSTITUTION: Bit lines 10 are formed in a direction perpendicular to word lines 3, 3 on an interlayer insulating film 9, and connected through a conductive film 13 made of polycrystalline silicon flattened on its upper surface for a high concentration impurity diffused region 4a as source or drain of an access transistor 15. A conductive film 14 made of polycrystalline

silicon, etc., as a buried layer flattened on its surface is formed for the lines 3, 3 aligned on an isolating region 2 between cells, grooves formed at the lines 3, 3 are buried with the film 14 to easily flatten the corresponding processed surface. A dielectric film 7, a conductive film 8, an interlayer insulating film 9, a conductive film 10 to become bit lines of a capacitor 16 to be formed sequentially in the later steps, can be flattened together.

COPYRIGHT: (C) 1992, JPO& Japio

BEST AVAILABLE COPY

19日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-99375

®Int. Cl. 5

識別記号

庁内整理番号

49公開 平成4年(1992)3月31日

27/108 H 01 L 21/3205

8624-4M 6810-4M

H 01 L 27/10 21/88 3 2 5 N K

6810-4M

未請求 請求項の数 1 (全6頁)

60発明の名称

半導体記憶装置

願 平2-217881 20特

22出 願 平2(1990)8月17日

@発 明 者 矢 合 康 悦

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 勿出 願 人

東京都千代田区丸の内2丁目2番3号

審査請求

1991代 理 人 弁理士 大岩 増雄 外2名

明

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

素子間分離領域によって囲まれる半導体基板の 主面上に配設されるアクセストランジスタと、前 記素子間分離領域上を含んで配設されるキャバシ タとを組み合わせた1トランジスタ・1キャパシ 夕型のメモリセルを備え、

前記案子間分離領域上には、各ワード線の少な くとも複数本を所定方向、所定間隔で絶縁的に並 設させると共に、前記キャパシタの少なくとも一 部を当該各ワード線上に形成させてなる半道体記 僚装置において、

前記案子間分離領域上の各ワード線間に形成さ れる消状部分を、多結晶シリコンなどの導電膜、 あるいは酸化膜などの絶縁膜からなる埋め込み層 により埋め込んで構成したことを特徴とする半週 体記憶装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、半導体記憶装置に関し、さらに詳 しくは、任意の記憶情報をランダムに入出力可能 にした1トランジスタ・1キャパシタ型の半導体 記憶装置において、高集積化のための表面平坦化 構造の改良に係るものである。

[従来の技術]

近年、半海体記憶装置に関しては、コンピュー タなどの情報機器の目覚ましい普及によって、そ の需要が急速に拡大され、機能的にも、比較的大 規模な記憶容量を備えて高速動作の可能な装置構 成が要求されており、これに伴って、当該半導体 記憶装置における高集積化、および高速応答性、 ならびに高信頼性に関する技術開発が盛んに進め られている。

また、前記半導体記憶装置のうち、記憶情報の ランダムな入出力を可能にした装置としては、従 来から、いわゆる、DRAM (Dynamic Randoma Access Memory)が一般に知られており、この種の

DRAMについては、通常の場合、多数の記憶情報を蓄積する記憶領域としてのメモリアレイと、 それに、外部との入出力に必要な周辺回路とのそれぞれによって構成される。

こゝで、第3図には、一般的なDRAMの概要をブロック系統図によって示し、また、第4図には、同上DRAMにおけるメモリセルアレイを構成する4ピット分のメモリセルの等価回路を示してある。

性の観点から、たとえ、高集積化により1個当たりの単位面積自体が縮小されても、1ピットのメモリセルに著えられる電荷量をほゞ一定に維持する必要があり、このために従来のDRAMの構成においては、キャパシタを素子分離領域上に重ねて配置するようにした、いわゆる三次元化構造などの手段によって、著積可能な電荷量を増加させている。

こゝで、第5図には、案子間分離領域のワード 線上にキャパシタを重ねて構成した場合の従来例 によるDRAMでのメモリセル部の断面构成を模 式的に示してある。

すなわち、この第5図に示す従来のDRAMにおけるメモリセル部の構成において、符号1は第1 海電型、こゝでは、p型の半導体基板であり、2 は半導体基板1の主面上に形成された厚い絶線膜からなる案子間分離領域、3 はアクセストランをシスク15の各導電膜、4a、5a はアクセストランスク15の高温度不純物拡散領域となる第2 導電型、

ファ57と、クロック信号を発生するクロックジェネレータ58とを含んでいる。なお、同図中、AO~A9はアドレス入力端子である。

しかして、前記メモリセルアレイ51は、単位にではできている。 ではなかの複数ののメモリセルのであると、 半導体チップ上においては、最も大きなの場合と、第4図のメモリセルの場合と、第4図のメモリセルの場合という。 1個のMOS(Metal Oxide Semiconductor))ト子ャに接続される1個の容をはトテートである。 からなる。は構成が示される1のの形が、この形が簡は、テートである。 がよって、メモリセルアンジスタ・1 主式 間のが示されており、 には単し、 なるが示されていた。 なるのりには、 たいから、 大容量の DRAMに広く 採用されている。

また、DRAMの高集積化に伴い、メモリサイズが縮小されると、これに対応してキャパシタなどの面積自体も縮小されるが、一方では、記憶装置としてのDRAMの安定化動作、ならびに信頼

こゝでは、n°型の不純物拡散領域、6 はキャパシタ16の下部電極となる導電膜、7 はキャパシタ16の の誘電層となる誘電体膜、8 はキャパシタ16の上 部電極となる導電膜、9 は層間絶縁膜、10はビット線となる導電膜、11.12 はワード線3 のまわり を覆う絶縁膜、13は接続用の上面が平坦化された 導電膜である。

このように従来の装置構成におけるメモリセルは、1個のアクセストランジスタ15と1個のキャパシタ16とからなり、個々のメモリセルについては、半導体基板1の表面に形成される繁子間分離領域2により周囲が囲まれて、隣接子間分離領域2上には、所定方向で相互に所定間隔を隔てゝ並設される複数本、こゝでは、1組2本のワード線3.3が形成され、かつこれらの各ワード線3.3が形成され、よいる。

そして、前記アクセストランジスタ15は、半み 体基板1の主面上に形成されたソース、あるいは ドレインとしての高温度不純物拡散領域 4a,5a と、これらの各高温度不純物拡散領域 4a,5a 間に 位置して、薄いゲート酸化膜 11を隔て > 形成され たワード線3 とによって構成される。

また、前記キャパシタ16は、多結晶シリコンなどの導電材料による下部電極 6、および上部電極 8 と、これらの各電極 6、8 間に形成された窒化膜と酸化膜との積層膜, あるいはタンタル酸化膜などの誘電膜 7 とからなっており、一方の下部電極 6 については、アクセストランジスタ15のソース、あるいはドレインとしての高辺度不純物拡散領域5aに接続されている。

さらに、前記ビット線10は、層間絶縁膜9上にあって、前記各ワード線3.3に直交する方向に形成され、アクセストランジスタ15のソース、あるいはドレインとしての高温度不純物拡散領域4aと直接的に、あるいは導電層13を介して接続されている。

[発明が解決しようとする課題]

しかしながら、前記のように構成される従来の

導体記憶装置は、案子間分離領域上にあって、所定方向で相互に所定間隔を隔て、並設される複数本の各ワード線間における海状部分を、多結晶シリコンなどの導電膜、あるいは酸化膜などの絶縁膜からなる埋め込み層によって埋め込むようにしたものである。

メモリセル部構造においては、第5図の断面相成からも明らかなように、案子間分離領域2上での相互に所定間隔を隔てゝ並設される各ワード線3、3間の部分が消状に形成されることになって襲8、および 行間絶縁膜9を介して直交方向に配線される上部のビット線10が、当該消状部に対応でのエッチング加工時に残渣を生じ易く、このビット線10に短絡などを起こし易いという不利を生じ点があった。

この発明は、従来のこのような問題点を解消するためになされたもので、その目的とするところは、加工表面部を可及的に平坦化形成させるようにして、当該表面部に設けられるピット線に短絡などを生じないようにした、この種の半導体記憶装置を提供することである。

[課題を解決するための手段]

前記目的を違成するために、この発明に係る半

〔作 用〕

従つて、この発明に係る半導体記憶装置では、 案子間分離領域上にあって、所定方向で相互に所 定間隔を隔てゝ並設される複数本の各ワード線間 に形成される減状部分を、多結晶シリコンなどの 導電膜、あるいは酸化膜などの絶縁膜からなる埋 め込み層により埋め込んで構成したから、製造時 における加工表面部を平坦化されることになり、 上部に形成されるピット線に短絡などを生ずる惧 れがない。

〔実施例〕

以下、この発明に係る半導体装置の製造方法の 一実施例につき、第1図および第2図を参照して 詳細に説明する。

これらの第1図、および第2図はこの実施例を適用した半辺体記憶装置でのDRAMにおけるメモリセル部の概要構成を模式的に示す断面図、および平面パターン図であって、第1図の断面は第2図のI-I親部に対応しており、これらの第1図、第2図実施例構成において、前記第5図従来

例们成と同一符号は同一または相当部分を示して いる。

すなわち、第1図、第2図に示す実施例構成に おいても、符号1 は p型の半導体基板であり、2 は半辺体基板」の主面上に形成された厚い絶縁膜 からなる案子間分離領域、3 はアクセストランジ スタ15のゲート電極を兼ねてワード線となる導電 膜、4a,5a および4b,5b はアクセストランジスタ 15の高級度不純物拡散領域となるn*型の不純物拡 散領域, および低温度不純物拡散領域となるn⁻型 の不純物拡散領域、6 はキャパシタ16の下部電極 となる導電膜、7 はキャパシタ16の誘電層となる 誘電体膜、8はキャパシタ16の上部電極となる事 篋膜、9 は戸間絶縁膜、10はピット線となる遅電 膜、11.12 はワード線のまわりを覆う絶縁膜、13 は接続用の上面が平坦化された導電膜、14は埋め 込み用の同様に上面が平坦化された導電膜からな る埋め込み層である。

この実施例装置の場合にも、メモリセル部は、 1個のアクセストランジスタ15と1個のキャパシ

化膜などの誘電体膜 7 とから構成され、一方の下部電極 6 については、アクセストランジスタ 15のソース、あるいはドレインとしての高温度不純物拡散領域 5aに接続されている。

しかして、この場合、前記ピット線10については、層間絶操膜9上にあって、前記各ワード線3、3に直交する方向に形成され、アクセストランジスタ15のソース、あるいはドレインとしての高とを不純物拡散領域4aに対しては、上面が平坦七接がでの当該導電膜13の形成時には、記案子間分離領域2上に所定間隔を隔てゝ立とでの当て、これらの各ワード線3、3間に形成されるが、これらの各ワード線3、3間に形成される。これらの各ワード線3、3間に形成される。これらの各ワード線3、3間に形成される。これらの各ワード線3、3間に形成される。近日のようで、当該導動の平坦化を容易に図り得るのである。

従って、このように各ワード線3,3 間の海状部

タ16とにより和成されており、個々のメモリセルについては、半導体基板1の表面に形成される案子間分離領域2により周囲が囲まれて、隣接するセル相互間が絶縁分離されると共に、当該案子間分離領域2上には、所定方向で相互に所定間隔を隔てゝ並設される複数本、こゝでは、1組2本のワード線3、3が形成され、かつこれらの各ワード線3、3上に重ねて個々のメモリセルの部分が形成される。

そして、前記アクセストランジスタ15についても、半辺体基板1の主面上に形成されたソース,あるいはドレインとしての低温度不純物拡散領域4a,5a 間に位置を不純物拡散領域4a,5a 間に位置で、高温度不純物拡散領域4a,5a 間に位置で、高温度不純物拡散領域4a,5a 間に位置で、高温度を兼ねるワード線3 とによって構成されたがより、かつまた、前記キャパシタ16は、多結よび、より、かなどの辺電材料による下部電極6.8 間に形成された。1 電極8 と、これらの各電極6.8 間に形成された 窒化膜と酸化膜との積層膜,あるいはタンタル酸

分を上面が平坦化された埋め込み層としての事電膜14で埋め込むことにより、これ以後の工程で順次に形成されるキャパシタ16の誘電体膜7. 導電膜8 と、層間絶縁膜9 と、ビット線となる導電膜10 とのそれぞれを、共に平坦化し得るもので、このために、これらの各膜の形成に伴うエッチング時に残渣を生じたりせず、ビット線の短絡などの不良を効果的に抑制できるのである。

なお、前記実施例においては、各ワード線間に 形成される溝状部分を埋め込み層としての多結晶 シリコンなどの導電膜によって埋め込むようにし ているが、必要に応じては、酸化膜などの絶縁 膜によって埋め込むようにしてもよく、同様な作 用、効果が得られる。

(発明の効果)

以上詳述したように、この発明によれば、素子間分離領域によって囲まれる半導体基板の主面上に配設されるアクセストランジスタと、前記素子間分離領域上を含んで配設されるキャバシタとを 組み合わせた1トランジスタ・1キャバシタ型の

4. 図面の簡単な説明

第1図、および第2図はこの発明に係る半導体記憶装置の一実施例を適用したDRAMにおけるメモリセル部の概要構成を模式的に示す断面図、および平面パターン図で、第1図断面は第2図I-1線部に対応しており、また、第3図は一般的

な半導体記憶装置としてのDRAMの概要を示す ブロック系統図、第4図は同上半導体記憶装置に おけるメモリセル4ビット分相当の等価回路を示 す回路接続図、第5図は従来例による同上DRA Mにおけるメモリセル部の概要构成を模式的に示 す断面図である。

1 ……半導体基板、 2 …… 繁子間分離領域、

3 …… 導電膜 (ワード線)、

4a,4b ···高温度不純物拡散領域、

5a,5b ···低温度不純物拡散領域、

6 · · · · 導電膜 (下部電極)、

7 · · · 誘電体膜、

8 …… 導電膜 (上部電極)、

9 ……層間絶縁膜、

10……導電膜 (ビット線)、

11.12 · · · · 絶縁膜、

13……導電膜(接続用)、

14……導電膜(埋め込み層)、

15……アクセストランジスタ、

16……キャバシタ。





